LFE-35EA-8FN484CFPGA
配置模式· MSPI模式· 从模式串行 (SS)· 从模式并行x8 (SP)· 主模式并行x8 (MP)· JTAG模式 (IEEE-1532)增强安全设计保护· 每个芯片拥有的64位DNA· 支持位流AES加密嵌入式硬核IP· 内置环形振荡器丰富封装形式· caBGA332· caBGA400灵活的逻辑结构· 共3种器件,规模从4800到9280 LUTs· 用户IO数量达336个低功耗工艺· **的55nm低功耗工艺内置Flash· 内置8Mb flash,*外部配置器件支持分布式和嵌入式存储器· 支持74Kbits分布存储器· 支持270Kbits 嵌入块存储器· 内置嵌入式存储模块,多种组合模式,可配置为真双口· FIFO控制逻辑支持热插拔可配置上拉/下拉模式片内100欧姆差分电阻可配置施密特触发器,0.5V迟滞兼容5V输入优化MIPI HS/LP IO支持时钟资源? 16路全局时钟? 针对高速I/O接口设计的2路IOCLK ? 优化全局时钟的2路快速时钟? PLLs用于频率综合- 7路时钟输出- 分频系数1到128- 支持5路时钟输出级联 - 动态相位选择配置模式? 主模式串行SPI (MSPI)? 从模式串行 (SS)? 从模式并行x8 (SP)? 主模式并行x8 (MP)? JTAG模式 (IEEE-1532)BSCAN? 兼容IEEE-1149.1增强安全设计保护? 每个芯片拥有的64位DNA? 位流支持AES加密嵌入式硬核IPADC? 8比特逐次逼近寄存器型(SAR)? 8个模拟输入 ? 1MHz采样速率(MSPS)? 内置环形振荡器丰富封装形式? 标准尺寸:TQFP/BGA? 小尺寸: XWFN42时钟资源· 16路全局时钟· 针对高速I/O接口设计的2路IOCLK· 优化全局时钟的2路快速时钟· 多功能PLLs用于频率综合· 支持7路时钟输出· 分频系数1到128· 支持5路时钟输出级联· 动态相位调节-/gbahfib/-http:chuangke18.b2b168.com